

Information



U 2364 D / U 2365 D

1/85

vorläufige technische Daten

Hersteller: VEB Mikroelektronik „Karl Marx“ Erfurt

Die Schaltkreise U 2364 D und U 2365 D sind maskenprogrammierte Festwertspeicher (ROM) in n-Kanal-Silicon-Gate-Technologie mit einer Speicherkapazität von 65 536 bit. Der Zugriff erfolgt wahlfrei in der Organisationsform 8192 x 8 bit. Die ROM-Schaltkreise sind in 28poligen DIL-Plastgehäusen untergebracht.




Bild 1: Anschlußbelegung und Schaltungskurzzeichen U 2364 D.




Bild 2: Anschlußbelegung und Schaltungskurzzeichen U 2365 D

Bezeichnung der Anschlüsse:

A 0 ... A 12 Adreßleitungen

D 0 ... D 7 Datenleitungen

U_{SS} Bezugspotential

U_{CC} Betriebsspannung

\overline{CE} ; CS1; CS2 Chip-Aktivierungseingänge

\overline{OE} Datenausgang-Freigabe

\overline{AS} Adressenstrobe

NC nicht angeschlossen
(kann mit einer Spannung
0 V - U - U_{CC} belegt werden)




Bild 3: Gehäuseabmessungen

Kurzcharakteristik U 2364 D und U 2365 D

- maskenprogrammierte Festwertspeicher (ROM) mit einer Speicherkapazität von 65 536 bit in der Organisationsform 8192 x 8 bit
- im Ruhezustand (standby) sinkt die Stromaufnahme auf ca. 30 %, die Ausgänge sind hochohmig;
- zur Erleichterung der Zusammenschaltung mehrerer Schaltkreise zu größeren Speicherkomplexen sind programmierbare CS-Eingänge vorgesehen;
- der U 2365 D hat zusätzlich die Möglichkeit, die Adressen in internen Latches zwischenzuspeichern.

Funktionsbeschreibung

Die Schaltkreise U 2364 D und U 2365 D sind maskenprogrammierte Festwertspeicher (ROM) in n-Kanal-Silicon-Gate-Technologie mit einer Speicherkapazität von 65 536 bit.

Der Zugriff erfolgt wahlfrei in der Organisationsform 8192 x 8 bit. Zur Auswahl des geforderten Datenbytes stehen 13 Adresseneingänge (A 0 bis A 12) zur Verfügung. Die Aktivierung des Schaltkreises erfolgt mit dem Eingang \overline{CE} . Im Ruhezustand (standby, $\overline{CE} = U_{IH}$) sinkt die Stromaufnahme auf ca. 30 % des im ausgewählten Zustand erforderlichen Wertes und die Ausgänge sind hochohmig. Bei $\overline{CE} = U_{IL}$ wird das Chip aktiviert.

Zur Steuerung des Zustandes der Ausgänge ist weiterhin der Eingang \overline{OE} vorhanden.

Bei aktiviertem Chip werden bei $\overline{OE} = U_{IL}$ die Ausgänge freigegeben.

Zur Erleichterung der Zusammenschaltung mehrerer Schaltkreise zu größeren Speicherkomplexen wurden programmierbare CS-Eingänge (U 2364 D: CS 1, CS 2/U 2365 D: CS) vorgesehen. Der Anwender kann vorgeben, bei welcher Belegung dieser Eingänge die Ausgänge aktiviert werden und somit direkt an diese Eingänge die höherwertigen Adressenleitungen anschließen.

Es ergeben sich folgende Möglichkeiten:

U 2364 D		U 2365 D
CS 1	CS 2	CS
0	0	0
1	0	1
0	1	x
1	1	
x	x	

x = Chip ist bei beliebiger Belegung der CS-Eingänge mit H- oder L-Pegel immer aktiviert.

Falls das Chip durch entsprechende Belegung der CS-Eingänge nicht aktiviert ist, sind die Ausgänge hochohmig. Dabei wird kein Ruhezustand eingenommen (im Gegensatz zu \overline{CE}).

Der Schaltkreis U 2365 D hat weiterhin die Möglichkeit, die Adressen in internen Latches zwischenzuspeichern. Mit dem Eingang \overline{AS} (adress strobe) wird die Datenübernahme gesteuert, wobei bei $\overline{AS} = U_{IL}$ die Adressen übernommen werden und sofort auf die Ausgänge wirken. Bei $\overline{AS} = U_{IH}$ sind die Adresseneingänge vom Latch getrennt.

Wird beim U 2365 D der \overline{AS} statisch mit U_{II} beschaltet, dann verhält sich der Schaltkreis wie ein U 2364 D, bei dem CS^{II} 2 auf 0 - aktiv programmiert ist. Es gilt dann Impulsdiagramm Bild 4. Die entsprechenden Zeiten für \overline{AS} in den dynamischen Kennwerten entfallen.

Pin 1 kann mit einer Spannung zwischen 0 V und U_{CC} beschaltet werden.

Die Eingänge der Schaltkreise sind mit integrierten Gateschutzelementen versehen. Ausgangsseitig sind die Schaltkreise in der Lage, zwei TTL-Lasten oder 8 LS-TTL-Lasten zu treiben.

Die Bestellung eines Bitmusters hat nach dem MME-Werkstandard FS 457.21 zu erfolgen. Das jeweilige Bitmuster wird durch eine dreistellige Kennzahl gekennzeichnet, die der Typbezeichnung anzufügen ist. Die Festlegung der Bitmusterkennzahl erfolgt durch den VEB MME. Bei der Schaltkreisbestellung ist die Bitmusterkennzahl mit anzugeben.

Grenzwerte (Spannungen auf $U_{SS} = 0$ V bezogen)

Kennwert	Kurzzeichen	min.	max.	Einheit
Betriebsspannung	U_{CC}	-0,5	7,0	V
Eingangsspannung	U_I	-0,5	7,0	V
Gesamtverlustleistung	P_{tot}		1,0	W
Lagertemperatur	ϑ_{stg}	-55	125	$^{\circ}C$
Lastkapazität	C_L		5	nF

Statische Kennwerte (Spannungen auf $U_{SS} = 0$ V bezogen, $\vartheta_a = 0 \dots 70$ $^{\circ}C$)

Kennwert	Kurzzeichen	min.	max.	Einheit
Betriebsspannung	U_{CC}	4,75	5,25	V
Betriebstemperatur	ϑ_a	0	70	$^{\circ}C$
Eingangsspannung High	U_{IH}	2,0	$U + 0,5$	V
Eingangsspannung Low	U_{IL}	-0,5	0,8	V
Eingangsstrom	I_I $U_I = 5,25V$		10	μA
Ausgangsstrom	$ I_G $ $\overline{OE} = High$ $U_O = U_{SS}$ $U_O = U_{CC}$		10	μA
Statische Stromaufnahme aktiv	I_{CC1} $\overline{OE} = U_{IL}$ $\overline{OE} = U_{IL}$		140	mA
Statische Stromaufnahme standby	I_{CC2} $\overline{OE} = U_{IH}$ $\overline{OE} = U_{IL}$		40	mA
Ausgangsspannung Low	U_{OL} $I_{OL} = 3,2$ mA		0,4	V
Ausgangsspannung High	U_{OH} $I_{OH} = 400$ μA 2,4			V

Dynamische Kennwerte

Kennwert	Kurzzeichen	Meßbe- dingung	U 2364 D 45/U 2365 D 45		U 2364 D 30/U 2365 D 30		Einheit
			min.	max.	min.	max.	
Verzögerungszeit Adressen zu D	t_{AVDV}	1)		450		300	ns
Anstiegs- und Abfallzeit der Eingangssign.	$t_{LR}; t_{HL}$			10		10	μs
Verzögerungszeit CS zu \overline{D}	t_{SVDV}	1)		450		300	ns
Verzögerungszeit HL-Flanke \overline{CE} zu D	t_{CLDV}	1)		450		300	ns
Verzögerungszeit \overline{OE} zu D	t_{OLDV}	1)		120		100	ns

Kennwert	Kurzzeichen	Meßbedingung	U 2364 D 45/U 2365 D 45 min.	U 2364 D 30/U 2365 D 30 max.	Einh.
Verzögerungszeit \overline{CS} zu D hochohmig	t_{SXDZ}	1)	0	220	ns
Verzögerungszeit LH-Flanke \overline{CE} zu D hochohmig	t_{CHDZ}	1)	0	120	ns
Verzögerungszeit LH-Flanke \overline{OE} zu D hochohmig	t_{DHDZ}	1)	0	120	ns
Haltezeit D nach Adressenwechsel	t_{AXDX}	1)	0		ns
Bereitstellungszeit Adressen vor HL-Flanke \overline{AS}	t_{AVTL}	1)	0		ns
Haltezeit Adressen nach LH-Flanke \overline{AS}	t_{THAX}	1)	70		ns
L-Impulsbreite \overline{AS}	t_{TLTH}	1)	80		ns
Bereitstellungszeit $\overline{CE}=L$ vor HL-Flanke \overline{AS}	t_{CLTL}	1)	80		ns

1) Last: 2 TTL-Lasten + $C_L = 100$ pF

Flankenanstiegs- und -abfallzeit der Eingangssignale: ≤ 20 ns

Referenzpegel der Eingangssignale: Low = 1,0 V, High = 2,0 V

Referenzpegel der Ausgangssignale: Low = 0,8 V, High = 2,0 V

Indexbezeichnung: S = CS
C = \overline{CE}
O = \overline{OE}
T = \overline{AS}





Bild 4: Impulsdiagramm U 2364 D



weitere Zeiten wie U 2364 D

Bild 5: Impulssdiagramm U 2365 D

Dieses Datenblatt gibt keine Auskunft über Liefermöglichkeiten und enthält keine Verbindlichkeiten zur Produktion. Die gültigen Vertragsunterlagen beim Bezug der Bauelemente sind die Typenstandards. Rechtsverbindlich ist jeweils die Auftragsbestätigung.

Änderungen im Zuge der technischen Weiterentwicklung vorbehalten. Die Behandlungsvorschriften für MOS-Bauelemente sind unbedingt einzuhalten, da andernfalls eine Reklamation nicht anerkannt werden kann.