Главная arrow Программирование arrow ARM arrow IAR EW ARM: устранение ошибок с отображением регистров Sunday, April 23 2017  
ГлавнаяКонтактыАдминистрированиеПрограммированиеСсылки
UK-flag-ico.png English Version
GERMAN-flag-ico.png Die deutsche Version
map.gif карта сайта
нашли опечатку?

Пожалуйста, сообщите об этом - просто выделите ошибочное слово или фразу и нажмите Shift Enter.

Поделиться:

IAR EW ARM: устранение ошибок с отображением регистров Версия для печати
Написал microsin   
01.03.2009

Нашел еще ошибку в IAR - нет во вьюере регистров SSC регистров SSC_RC0R и SSC_RC1R, а также многих полей в регистрах SSC.

Разобрался, как исправить эту ошибку. Нужно отредактировать текстовый файл C:\Program Files\IAR Systems\Embedded Workbench 5.0 Evaluation\ARM\config\debugger\Atmel\ioat91sam7x256.ddf. Это определения всех регистров, которые можно видеть в IDE IAR в режиме отладки. Я внес следующие изменения:

1. Поправил группу регистров SSC (добавил регистры SSC_RC0R и SSC_RC1R). Было:
group = "SSC", "SSC_CR", "SSC_CMR", "SSC_RCMR", "SSC_RFMR", "SSC_TCMR", "SSC_TFMR", "SSC_RHR", "SSC_THR", "SSC_RSHR", "SSC_TSHR", "SSC_SR", "SSC_IER", "SSC_IDR", "SSC_IMR"
Стало:
group = "SSC", "SSC_CR", "SSC_CMR", "SSC_RCMR", "SSC_RFMR", "SSC_TCMR", "SSC_TFMR", "SSC_RHR", "SSC_THR", "SSC_RSHR", "SSC_TSHR", "SSC_RC0R", "SSC_RC1R", "SSC_SR", "SSC_IER", "SSC_IDR", "SSC_IMR"

2. Добавил описание регистров SSC_RC0R и SSC_RC1R в секции "========== Register definition for SSC peripheral ==========":
sfr = "SSC_RC0R",  "Memory", 0xfffd4038, 4, base=16
sfr = "SSC_RC1R",  "Memory", 0xfffd403C, 4, base=16

3. Добавил определение поля CKG в регистры SSC_RCMR и SSC_TCMR в секции "========== Register definition for SSC peripheral ==========":
sfr = "SSC_RCMR.CKG",  "Memory", 0xfffd4010, 4, base=16, bitRange=6-7
sfr = "SSC_TCMR.CKG",  "Memory", 0xfffd4018, 4, base=16, bitRange=6-7

4. Добавил определение поля STOP в регистр SSC_RCMR в секции "========== Register definition for SSC peripheral ==========":
sfr = "SSC_RCMR.STOP",  "Memory", 0xfffd4010, 4, base=16, bitRange=12

5. Добавил определение полей CP0 и CP1 в регистр SSC_SR в секции "========== Register definition for SSC peripheral ==========":
sfr = "SSC_SR.CP0",  "Memory", 0xfffd4040, 4, base=16, bitRange=8
sfr = "SSC_SR.CP1",  "Memory", 0xfffd4040, 4, base=16, bitRange=9

6. Добавил определение полей CP0 и CP1 в регистр SSC_IMR в секции "========== Register definition for SSC peripheral ==========":
sfr = "SSC_IMR.CP0",  "Memory", 0xfffd404c, 4, base=16, bitRange=8
sfr = "SSC_IMR.CP1",  "Memory", 0xfffd404c, 4, base=16, bitRange=9

Готовый файл ioat91sam7x256.ddf с внесенными изменениями здесь.

Последнее обновление ( 24.03.2009 )
 

Добавить комментарий

:D:lol::-);-)8):-|:-*:oops::sad::cry::o:-?:-x:eek::zzz:P:roll::sigh:

Защитный код
Обновить

< Пред.   След. >

Top of Page
 
microsin © 2017